Elektronika Digital(DTL Gate)

RANGKAIAN LOGIKA DIODA – TRANSISTOR

1.      Pintu Logika  Dioda – Transistor (DTL)

Pintu logika dioda – transistor dibuat dengan komponen khas seperti terlihat pada gambar 1. Transistor T0 adalah keluaran yang disambung ke T2dari pintu logika sebelumnya. Ada tiga masukan yang ditunjukkan pada rangkaian ini namun masukan ini dapat diperbanyak yang dibuat dari deretan dioda seperti gbr 1. DA, DB dan DC.

Pintu logika dioperasikan dengan operasi logika NAND.Dengan menganggap bahwa T0 adalah pintu yang mengendalikan berlevel logika 0 Bila T0 saturasi dan tegangan kolektor bernilai Vi = 0,2 V atau rendah. Dapat dibuktikan bahwa masukan untuk gbr 1 Vi = 0,2 V, T2 cut off dan keluaran pada kolektornya adalah sama dengan nilai Vcc = 5V, disebnut dengan level logika 1, besar tegangan pada titik P adalah

VP = VCE(sat,T0) + VDA = 0,2 + 0,75 = 0,95 V                        (1)

Gbr. 1. Pintu logika DTL

Disini diasumsikan arus pada dioda DA, diperkirakan 2 mA, mampu menghasilkan tegangan jatuh pada sioda sebesar 0,75 V, tegangan basis dengan ground T2 menjadi :

VB2 = VP – VD1 – VD2 = 0,95 – 0,65 – 0,65 = – 0,35V             (2)

Tagangan VD1 dan VD2 = 0,65 V mka akan ada arus yang mengalir pada D1 atau D2 sangat kecil. Tagangan VB2 juga kecil dari tegangan cut in V .= 0,65 V transistor T2, oleh karena itu T2 cut off. Selanjudnya arus pada D1 dan D2 mengalir melalui Rb, arus ini dapat dihitung:

IRB= ID= = = 0,08 mA                             (3)

Ini menegaskan bahwa arus dioda cukup kecil. Pada akhirnya T2 cut off, tegangan Vo = 5 V berlogika 1.

Dapat diperlihatkan bahwa Vi berlogika 0 dan Vo berlogika 1. Jika semua Vi berlogika 0 maka Vo tetap berlogika 1. pada saat Vi berlogika 0 ada arus yang melalui R akan terbagi antara DA, DB dan DC. Dengan demikian dapat dicatat bila VP tegangan turun, maka T2 menuju cut off, dengan sendirinya Vo tetap berlogika 1.

Current sinking.

Arus IL ditarik oleh dioda DA seperti gbr 1. mengalir ke kolektor membuat T0 saturasi. Arus IL ini adalah arus sumber tegangan Vcc. Proses pengembalian arus ke sasis (ground) dikatakan dengan balikan negatip tegangan supply, umum disebut dengan sinking.

T2 Saturasi.

Jika salah satu masukan berlogika 0, T2 mati dan keluaran gerbang  berlogika 1. Akan tetapi jika semua masukan berlogika 1 arus mengalir ke R malalui D1 dan D2 menuju base T2, T2 ini akan mengalami saturasi, dan keluaran berlogika 0, ini disebut operasi NAND.

Untuk melihat T2 apakah telah saturasi dapat diketahui melalui perhitungan arus basis I B = ID –  IRb. Dalam hal ini VB2 = 0,75 V, dan arus pada Rb adalah :

IRb =   = 0,14 mA

Tegangan pada titik P adalah VP = VD1 +  VD2 +  VB2 = 2,25 V, dengan asumsi bahwa ID dan IB cukup besar menyebabkan tegangan dioda dan basis bernilai 0,75 V. Selanjutnya arus diaoda  ID yang juga dikatakan arus pada resistor R sebesar :

ID = = = 1,4 mA        (4)

Arus basis pada transistor T2 berbeda antara arus ID dan IRb yaitu :

IB = ID –  IRb = 1,26 mA                                               (5)

Resistor basis Rb

Jika T2 ada pada daerah saturasi, dan jika salah satu atau lebih dari masukan gerbang menuju ke logika 0 , tegangan pada titik P akan jatuh menjadi VP = 0,95 V, persamaan rangkaiannya dapat dilihat pada gambar berikut ( Gbr 2 ), dengan catatan tegangan jatuh pada D1 dan D2 adalah 0,2V oleh karena itu dioda mati. Arus dioda ID = 0, artinya tidak ada arusd menuju ke IB.

Gambar 2. Rangkaian persamaan pintu logika DTL

2. Fan – out

Gambar berikut ini memperlihatkan kepada kita sebuah gate yang dikembangkan atau disambung dengan banyak gate yang sama. Transistor T2 disini menunjukkan gate ke 2 sedangkan G0 sebelum sebelum Vi dan G1 adalah pada diode DA, DB, DC dan D1seperti gambar 2.

DA1, DA2 dan DAN adalah gate yang disambungkan dengan gate 2. Jika tegangan pada titik P tinggi maka ada arus yang mengalir pada DA1 yang disebut IL menuju kolektor T2 dari Vcc = 5V. Atau jika DA di sasiskan maka asur dari R=2K akan mengalir ke DA melalui titik P, besar arus ini adalah sebesar IL.

IL = = = 2 mA           (6)

Dalam hal meminimalkan pembebanan pada input tahanan atau resistor R dapat dibuat nilainya besar.

Sehubung dengan tegangan input pada Gate 1 berlogika 1 atau Vi = 1 maka arus ID mengalir melalui D1 dan D2 dari Vcc, yang kemudian terbagi antara Rb dan basis T2. T2 harus menjadi saturasi dalam kondisi ini. Sekarang dapat dilihat hubungan antara fan-out dari beberapa gate yang tesambung dengan T2, maka arus IL yang akan mengalir sama dengan arus IL1, IL2 … ILN menuju T2, arus ini sama besarnya yang dapat dihitung dengan persamaan :

IL1=IL2 … =ILN = = = (7)

Arus ini akan menuju T2, selain itu ada arus dari Rc  yaitu IRc, kita dapat mengabaikan arus datang dari D1 dan D2 karena sangat kecil = 0,08 mA, maka total arus kolektor T2 adalah

Ic=IRc + NIL1 =   + = 2,4 mA +

Gambar 3 DTL Gate dengan fan-out

Besar arus basis yang mengalir ke T2 dapat dicari dengan cara menentukan tegangan pada titik P yaitu VP = 2,25 V, dalam hal ini T2 sturasi, disini juga arus dari Rb diabaikan karena kecil sekali. Maka didapat IB sebagai berikut

IB =   = =

Karena T2 di arahkan dalam keadaan saturasi  maka IC =  σ*hFE*IB, karena σ diestimitkan dari 80% – 100%, ada kalanya σ ini menjadi 1, maka IC = hFE*IB saja.

Dari persamaan IC = 2,4 mA + 4N/R dan IC =  σ*hFE*IB maka didapatkan nilai N sebagai berikut      N = 0,7* hFE – 0,6*10-3

3.      Pintu logika terintegrasi DTL

  1. Belum ada komentar.
  1. No trackbacks yet.

Tinggalkan Balasan

Isikan data di bawah atau klik salah satu ikon untuk log in:

Logo WordPress.com

You are commenting using your WordPress.com account. Logout / Ubah )

Gambar Twitter

You are commenting using your Twitter account. Logout / Ubah )

Foto Facebook

You are commenting using your Facebook account. Logout / Ubah )

Foto Google+

You are commenting using your Google+ account. Logout / Ubah )

Connecting to %s

%d blogger menyukai ini: